Amphithéâtre Maurice Halbwachs, Site Marcelin Berthelot
En libre accès, dans la limite des places disponibles
-

Résumé

La complexité des circuits intégrés croît de manière exponentielle depuis près de 45 ans et ce rythme n'est pas prêt de ralentir. La complexité des circuits actuels permet la réalisation monolithique de systèmes informatiques complets appelés SOC (pour System On Circuit), souvent multiprocesseurs. Ces systèmes sont, à la fois, divisés en sous-systèmes et en zones isochrones qui représentent la taille des blocs qu'il est possible de synchroniser de manière classique à partir des horloges locales à chacun de ces blocs. Il est fréquent, et souhaitable, que les zones isochrones correspondent à des entités fonctionnelles, à des regroupements d'entre elles, ou encore à leurs divisions.

Les communications entre ces zones isochrones peuvent être asynchrones (GALS pour Globally Asynchronous and Locally Synchronous) ou synchrones (GSLS pour Globally Synchronous and  Locally Synchronous). Nous ne détaillerons pas les systèmes GALS, largement populaires dans le monde des SOC et souvent réalisés par des micro-réseaux appelés NOC (pour Network On Circuit). L'objectif de cette présentation est de montrer que, contrairement aux idées reçues, la réalisation de SOC synchrones de grande taille semble possible.  La synchronisation en phase des horloges des zones isochrones présente de nombreux avantages tels que la communication en un seul cycle entre des zones isochrones voisines, l'assurance d’éliminer tout risque de métastabilité, et  la possibilité de pouvoir prévenir le gestionnaire du réseau en cas de risque de sortie du domaine de fonctionnement synchrone. Ces propriétés offrent une plate-forme pour des SOC adaptés aux applications de haute fiabilité.

Intervenant(s)

François Anceau

CNAM Paris, chercheur au Lip6/SOC