Distribution d'horloges à grande échelle sur une puce

Documents et médias

Télécharger le support

pdf (3.66 Mo)

Résumé

La complexité des circuits intégrés croît de manière exponentielle depuis près de 45 ans et ce rythme n'est pas prêt de ralentir. La complexité des circuits actuels permet la réalisation monolithique de systèmes informatiques complets appelés SOC (pour System On Circuit), souvent multiprocesseurs. Ces systèmes sont, à la fois, divisés en sous-systèmes et en zones isochrones qui représentent la taille des blocs qu'il est possible de synchroniser de manière classique à partir des horloges locales à chacun de ces blocs. Il est fréquent, et souhaitable, que les zones isochrones correspondent à des entités fonctionnelles, à des regroupements d'entre elles, ou encore à leurs divisions.

Les communications entre ces zones isochrones peuvent être asynchrones (GALS pour Globally Asynchronous and Locally Synchronous) ou synchrones (GSLS pour Globally Synchronous and Locally Synchronous). Nous ne détaillerons pas les systèmes GALS, largement populaires dans le monde des SOC et souvent réalisés par des micro-réseaux appelés NOC (pour Network On Circuit). L'objectif de cette présentation est de montrer que, contrairement aux idées reçues, la réalisation de SOC synchrones de grande taille semble possible. La synchronisation en phase des horloges des zones isochrones présente de nombreux avantages tels que la communication en un seul cycle entre des zones isochrones voisines, l'assurance d’éliminer tout risque de métastabilité, et la possibilité de pouvoir prévenir le gestionnaire du réseau en cas de risque de sortie du domaine de fonctionnement synchrone. Ces propriétés offrent une plate-forme pour des SOC adaptés aux applications de haute fiabilité.

Pour réaliser un système d'horlogerie synchrone, un projet ANR HODISS a été mis sur pied par le Lip6/SOC avec le CEA-LETI et SupElec comme partenaires. Un système d'horlogerie synchrone a été réalisé sous la forme d'un réseau de PLL (Phase-Locked Loops, oscillateurs asservis en phase) interconnectés par des comparateurs de phase. L'originalité du projet résulte dans la réalisation entièrement numérique des PLL. Ceux-ci ont nécessité le développement de blocs full-custom, pour la réalisation de l'ajustement numérique des oscillateurs et pour d'autres fonctions. Un prototype de réseau 4 x 4 a été réalisé en CMOS 65 nm et a fonctionné dès le premier lot de prototypes. Un réseau 10 x 10 est en cours de développement.

L'étude de la topologie et de la stabilisation du réseau a été reprise postérieurement au projet ANR. Pour cela, une analogie, inverse de ce qui se pratique habituellement, a été établie entre le comportement du réseau de PLL et la discrétisation d'une surface définie par une équation d'ondes 2D amorties. Cette analogie a permis de comparer le comportement d'un grand réseau de PLL avec la surface d'un liquide dans un récipient ou un lac. En l’absence de perturbations, la surface d'un liquide est parfaitement plane, ce qui permet de dire que les PLL seront tous exactement en phase après une période de stabilisation, sans admettre d'erreurs de phase dépendant de la distance entre les zones isochrones. L'ajustement des coefficients du filtre des PLL vers l'amortissement optimal minimise le temps de retour à la stabilisation après une perturbation ainsi qu'au démarrage.

Une perturbation dans une pièce d'eau produit des vagues concentriques qui se propagent, avec atténuation, jusqu'aux bords où elles se réfléchissent. Le même phénomène se produit dans le réseau de PLL. Comme dans les piscines, un système ad hoc (brise-vague) permet de supprimer cette réflexion en simulant une surface infinie. Ce brise-vague électronique revient à dissocier les PLL constituant le bord du réseau pour en faire un anneau qui remplit deux fonctions : l'amélioration de l'excitation du réseau par la fréquence de référence distribuée sur sa périphérie et la suppression de la réflexion des perturbations sur les bords du réseau.

Ces techniques peuvent être facilement adaptées à la synchronisation d'horloges de systèmes macroscopiques tels que les stations GSM, les serveurs informatiques, et autres horloges réparties, sous réserve que ces horloges soient suffisamment stables, c'est-à-dire qu'elles ne doivent pas souvent changer de réglage.

Ce travail n'aurait pas été possible sans la collaboration étroite de Dimitri Galayko, maître de conférence, de Chuan Shan et d'Eldar Ziabentov, doctorants. Ils sont tous les trois membres de l'équipe CIAN du département SOC du laboratoire Lip6 de l'UPMC.